This is default featured slide 1 title

Go to Blogger edit html and find these sentences.Now replace these sentences with your own descriptions.

This is default featured slide 2 title

Go to Blogger edit html and find these sentences.Now replace these sentences with your own descriptions.

This is default featured slide 3 title

Go to Blogger edit html and find these sentences.Now replace these sentences with your own descriptions.

This is default featured slide 4 title

Go to Blogger edit html and find these sentences.Now replace these sentences with your own descriptions.

This is default featured slide 5 title

Go to Blogger edit html and find these sentences.Now replace these sentences with your own descriptions.

Jumat, 16 Maret 2012

TUGAS AOK "RICH DAN CISC"

NIM                : SIA201031
RISC DAN CISC

A.   RISC

1.    Pengertian RISC

RISC singkatan dari Reduced Instruction Set Computer. Merupakan bagian dari arsitektur mikroprosessor, berbentuk kecil dan berfungsi untuk negeset istruksi dalam komunikasi diantara arsitektur yang lainnya.

2.    Karakteristik

Arsitektur RISC memiliki beberapa karakteristik diantaranya :
1)  Siklus mesin ditentukan oleh waktu yang digunakan untuk mengambil dua buah operand dari register, melakukan operasi ALU, dan menyimpan hasil operasinya kedalam register, dengan demikian instruksi mesin RISC tidak boleh lebih kompleks dan harus dapat mengeksekusi secepat mikroinstruksi pada mesin-mesin CISC. Dengan menggunakan instruksi sederhana atau instruksi satu siklus hanya dibutuhkan satu mikrokode atau tidak sama sekali, instruksi mesin dapat dihardwired. Instruksi seperti itu akan dieksekusi lebih cepat dibanding yang sejenis pada yang lain karena tidak perlu mengakses penyimapanan kontrol mikroprogram saat eksekusi instruksi berlangsung.
2)   Operasi berbentuk dari register-ke register yang hanya terdiri dari operasi load dan store yang mengakses memori . Fitur rancangan ini menyederhanakan set instruksi sehingga menyederhanakan pula unit control. Keuntungan lainnya memungkinkan optimasi pemakaian register sehingga operand yang sering diakses akan tetap ada di penyimpan berkecepatan tinggi. Penekanan pada operasi register ke register merupakan hal yang unik bagi perancangan RISC.
3) Penggunaan mode pengalamatan sederhana, hampir sama dengan instruksi menggunakan pengalamatan register,. Beberapa mode tambahan seperti pergeseran dan pe-relatif dapat dimasukkan selain itu banyak mode kompleks dapat disintesis pada perangkat lunak dibanding yang sederhana, selain dapat menyederhanakan sel instruksi dan unit kontrol.
4) Penggunaan format-format instruksi sederhana, panjang instruksinya tetap dan disesuaikan dengan panjang word. Fitur ini memiliki beberapa kelebihan karena dengan menggunakan field yang tetap pendekodean opcode dan  pengaksesan operand register dapat dilakukan secara bersama-sama

3.    Ciri-ciri

1)    Instruksi berukuran tunggal
2)    Ukuran yang umum adalah 4 byte
3)    Jumlah pengalamatan data sedikit, biasanya kurang dari 5 buah.
4)    Tidak terdapat pengalamatan tak langsung yang mengharuskan melakukan sebuah akses memori agar memperoleh alamat operand lainnya dalam memori.
5)  Tidak terdapat operasi yang menggabungkan operasi load/store dengan operasi aritmatika, seperti penambahan ke memori dan penambahan dari memori.
6)    Tidak terdapat lebih dari satu operand beralamat memori per instruksi
7)    Tidak mendukung perataan sembarang bagi data untuk operasi load/ store.
8)    Jumlah maksimum pemakaian memori manajemen bagi suatu alamat data adalah sebuah instruksi .
9) Jumlah bit bagi integer register spesifier sama dengan 5 atau lebih, artinya sedikitnya 32 buah register integer dapat direferensikan sekaligus secara eksplisit.
10)Jumlah bit floating point register spesifier sama dengan 4 atau lebih, artinya sedikitnya 16 register floating point dapat direferensikan sekaligus secara eksplisit.

B.   CISC

1.    Pengertian CISC

                 Complex instruction-set computing atau Complex Instruction-Set Computer (CISC) "Kumpulan instruksi komputasi kompleks") adalah sebuah arsitektur dari set instruksi dimana setiap instruksi akan menjalankan beberapa operasi tingkat rendah, seperti pengambilan dari memory, operasi aritmetika, dan penyimpanan ke dalam memory, semuanya sekaligus hanya di dalam sebuah instruksi. Karakteristik CISC dapat dikatakan bertolak-belakang dengan RISC.

2.    Karakteristik

1)  Sarat informasi memberikan keuntungan di mana ukuran program-program yang dihasilkan akan menjadi relatif lebih kecil, dan penggunaan memory akan semakin berkurang. Karena CISC inilah biaya pembuatan komputer pada saat itu (tahun 1960) menjadi jauh lebih hemat
2) Dimaksudkan untuk meminimumkan jumlah perintah yang diperlukan untuk mengerjakan pekerjaan yang diberikan. (Jumlah perintah sedikit tetapi rumit) Konsep CISC menjadikan mesin mudah untuk diprogram dalam bahasa rakitan

3.    Ciri-ciri

1)    Jumlah instruksi banyak
2)    Banyak terdapat perintah bahasa mesin
3)    Instruksi lebih kompleks

C.   CONTOH RISC dan CISC


D.   KELEBIHAN dan KEKURANGAN

Teknologi RISC relatif masih baru oleh karena itu tidak ada perdebatan dalam menggunakan RISC ataupun CISC, karena tekhnologi terus berkembang dan arsitektur berada dalam sebuah spektrum, bukannya berada dalam dua kategori yang jelas maka penilaian yang tegas akan sangat kecil kemungkinan untuk terjadi.

            Kelebihan
1)  Berkaitan dengan penyederhanaan kompiler, dimana tugas pembuat kompiler untuk menghasilkan rangkaian instruksi mesin bagi semua pernyataan HLL. Instruksi mesin yang kompleks seringkali sulit digunakan karena kompiler harus menemukan kasus-kasus yang sesuai dengan konsepnya. Pekerjaan mengoptimalkan kode yang dihasilkan untuk meminimalkan ukuran kode, mengurangi hitungan eksekusi instruksi, dan meningkatkan pipelining jauh lebih mudah apabila menggunakan RISC dibanding menggunakan CISC.
2)    Arsitektur RISC yang mendasari PowerPC memiliki kecenderungan lebih menekankan pada referensi register dibanding referensi memori, dan referensi register memerlukan bit yang lebih sedikit sehingga memiliki akses eksekusi instruksi lebih cepat.
3)    Kecenderungan operasi register ke register akan lebih menyederhanakan set instruksi dan menyederhanakan unit kontrol serta pengoptimasian register akan menyebabkan operand-operand yang sering diakses akan tetap berada dipenyimpan berkecepatan tinggi.
4)    Penggunaan mode pengalamatan dan format instruksi yang lebih sederhana.

Kekurangan
1)    Program yang dihasilkan dalam bahasa simbolik akan lebih panjang (instruksinya lebih banyak).
2)    Program berukuran lebih besar sehingga membutuhkan memori yang lebih banyak, ini tentunya kurang menghemat sumber daya.
3)  Program yang berukuran lebih besar akan menyebabkan menurunnya kinerja, yaitu instruksi yang lebih banyak artinya akan lebih banyak byte-byte instruksi yang harus diambil.Pada lingkungan paging akan menyebabkan kemungkinan terjadinya page fault lebih besar.

Jumat, 09 Maret 2012

BUS DAN SISTEM INTERKONEKSI DALAM KOMPUTER

TUGAS AOK

Nama   : Untung Ulumudin
NIM    : SIA201031


Bus merupakan lintasan komunikasi yang menghubungkan dua atau lebih komponen-komponen komputer.

Sebuah bus yang menghubungkan komponen-komponen utama komputer disebut sebagai Bus System. Biasanya sebuah Bus System terdiri dari 50 hingga 100 saluran yang terpisah.

Bus System dapat dibedakan atas:
1. Data Bus ( Saluran Data )
2. Address Bus ( Saluran Alamat )
3. Control Bus ( Saluran Kendali )

2.3. Elemen-Elemen Rancangan Bus

Rancangan suatu bus dapat dibedakan atau diklasifikasikan oleh elemen-elemen sebagai berikut :
1. Jenis bus
2. Metode Arbitrasi
3. Timing
4. Lebar Bus
5. Jenis Transfer Data
2.3.1. Jenis Bus

Jenis bus dapat dibedakan atas :
1. Dedicated
Merupakan metode di mana setiap bus ( saluran ) secara
permanen diberi fungsi atau subset fisik komponen komputer.
2. Time Multiplexed
Merupakan metode penggunaan bus yang sama untuk berbagai
keperluan,sehingga menghemat ruang dan biaya.
2.3.2. Metode Arbitrasi

Metode arbitrasi adalah metode pengaturan dari penggunaan bus, dan dapat dibedakan atas :
1. Tersentralisasi : menggunakan arbiter sebagai pengatur sentral
2. Terdistribusi : setiap bus memiliki access control logic
2.3.3. Timing

Timing berkaitan dengan cara terjadinya event yang diatur pada bus system, dan dapat dibedakan atas :
1. Synchronous
Terjadinya event pada bus ditentukan oleh clock ( pewaktu )
2. Asynchronous
Terjadinya sebuah event pada bus mengikuti dan tergantung
pada event sebelumnya

2.3.4. Lebar Bus

Semakin lebar bus data, semakin besar bit yang dapat ditransfer pada suatu saat.
2.3.5. Jenis Transfer Data

Transfer data yang menggunakan bus di antaranya adalah :
1. Operasi Read
2. Operasi Write
3. Operasi Read Modify Write
4. Operasi Read After Write
5. Operasi Block
2.4. PCI

PCI adalah singkatan dari Peripheral Component Interconnect dan merupakan bus yang tidak tergantung pada prosesor, berbandwith tinggi serta dapat berfungsi sebagai mezzanine atau bus peripheral.
PCI memberikan sistem yang lebih baik bagi subsistem I/O berkecepatan tinggi , seperti : graphic display adapter, network interface controller, dan disc controller
PCI dirancang untuk mendukung bermacam-macam konfigurasi berbasiskan mikroprosesor, baik sistem mikroprosesor tunggal ataupun sistem mikroprosesor jamak. Karena itu PCI memanfaatkan timing synchronous dan pola arbitrasi tersentralisasi untuk memberikan sejumlah fungsi.
2.5. Future Bus +

Future Bus + adalah standar bus asinkron berkinerja tinggi yang dibuat oleh IEEE dan didasarkan atas:
1. Tidak tergantung pada arsitektur, prosesor dan teknologi
tertentu
2. Memiliki protokol transfer asinkron dasar
3. Menyediakan dukungan bagi sistem-sistem yang fault tolerant
dan memiliki reliabilitas yang tinggi
4. Menawarkan dukungan langsung terhadap memori berbasis
cache yang dapat digunakan bersama
5. Memberikan definisi transportasi pesan yang kompetibel


Selain itu ada 3 jenis Interkoneksi dalam komputer, yaitu :
1.
CPU Interconnection
 


2.
Memory Interconnection



3.
I/O Interconnection












 
Arsitektur Bus Sistem dalam sebuah komputer












Kelemahan Bus Sistem
Apabila banyak terdapat perangkat I /O atau sistem memory yang dihubungkan ke BUS Data maka akan dapat menurunkan kinerja dari sistem keseluruhan, hal ini dikarenakan :
a.
Timbulnya propagation delay
b.
Timbulnya permasalahan Bottleneck

Untuk mengatasi permasalahan tersebut maka dibuatlah beberapa arsitektur Bus dasar dengan tujuan untuk meningkatkan effisiensi sistem.
Ada 2 Jenis Teknologi Bus Sistem
1.
Traditional Bus
: ISA-BUS
2.
High Speed Bus
: PCI-BUS

Traditional Bus (ISA-BUS)
Sifat-sifat :
1.
Peripheral High-Speed (network, SCSI, Video, Graphic) dengan Peripheral Low- Speed dikoneksikan pada expansion bus yang sama, sehingga kinerja bus tidak optimal.
2.
Beban Bus sistem sangat berat, shg kinerjanya lambat
3.
Traditional Bus ini merupakan sistem bus tunggal (Single Bus system) yang populer diterapkan pada jenis IBM-PC : 8088, era tahun 80′an.











High Speed Bus
Sifat-Sifat :
1.
High Speed Bus , yaitu bus berkecepatan tinggi untuk koneksi peripheral berkecepatan tinggi : Video, Graphic , Network, SCSI
2.
Expansion Bus , yaitu bus berkecepatan rendah untuk koneksi peripheral berkecepatan rendah , seperti: Modem, Fax , Serial
3.
Beban Sistem Bus menjadi lebih ringan sehingga kinerjanya menjadi lebih cepat.
4.
High Speed bus merupakan jenis bus ganda (multi bus)
5. 
Contoh : PCI – BUS











Diagram High Speed Bus
Elemen – elemen pada sistem perancangan Bus :
1.
Jenis Bus

Decicated

Sifat :
-
Data Bus dan Address Bus memiliki Jalur terpisah


-
Rancangan lebih mahal


-
Kecepatan transfer data lebih tinggi

Multiplexed

Sifat :
-
Jalur Data dan Address dijadikan satu


-
Rancangan Lebih Murah


-
Kecepatan transfer data lebih lambat
2.
Metoda arbitrasi

- Tersentralisasi

- Terdistribusi
3.
Timing

- Synchronous

- Asynchronous
4.
Lebar Bus



- Address

- Data
5.
Type data transfer

- Write

- Read

- Read modify write

- Read after write

- Block

BUS – PCI
Peripheral Component Interconnection
Dikeluarkan oleh Intel sebagai public domain
32 atau 64 bit
50 Jalur

Jalur Bus PCI (Optional)
Interrupt lines
*
Not shared
Cache support
64-bit Bus Extension
*
Additional 32 lines
*
Time multiplexed
*
2 lines to enable devices to agree to use 64-bit transfer
JTAG/Boundary Scan
*
For testing procedures